퀵 패스 인터커넥트
1. 개요
QPI(QuickPath Interconnect)는 인텔 코어 i 시리즈부터 사용하는 시스템 버스이며, 코어2 시리즈까지 사용했던 FSB를 대체한다.
2. 상세
X58/코어 i 시리즈 이전까지 CPU는 메모리나 AGP/PCIe 주변 장치와 통신하려면 메인보드의 노스브리지를 거쳐야 했다. 코어 i 시리즈를 개발하면서 메모리 컨트롤러는 CPU 내부로 들어갔고, DP 이상 서버 플랫폼에서 물리적인 CPU간 연결은 칩셋을 통하지 않는 QPI로 대체되었다. QPI 대역폭은 과거 FSB에 비하면 넓기 때문에 CPU를 여러 개 물려도 병목 현상이 줄어들었다. X58 칩셋이 하는 역할은 QPI-PCIe 간 연결이었고, 이마저도 후속작 X79 칩셋 및 샌디브리지-E 플랫폼에서는 PCIe 컨트롤러가 CPU 내부로 들어가서 없어졌다. QPI 때문에 AMD는 그나마 앞서던 대역폭에서까지 인텔에 밀리다가 Zen에서 Infinity Fabric을 도입하면서 다시 싸움을 할 수 있게 되었다.
한편 CPU간 연결이 필요 없는 플랫폼에서는 QPI마저도 사용되지 않는다. 이러한 플랫폼에서는 노스브리지의 역할이 CPU/사우스브리지로 통합되었고, 옛날부터 노스브리지-사우스브리지를 연결할 때 써 왔던 DMI(Direct Media Interface) 인터페이스를 CPU-사우스브리지간 연결에 써먹고 있다. 사우스브리지에는 그래픽 카드와 같은 고속 장치가 연결되지 않고 I/O만 담당했기 때문에 CPU 및 노스브리지와 초고속 버스로 연결될 필요가 없기 때문이다. P55 이후 인텔 칩셋들은 Platform Controller Hub(PCH)로 불리며 노스브리지 같은 이름을 가지고 있지만 실제론 옛날 노스브리지가 하던 일 중 별로 안 중요한 거 쪼금 + 사우스브리지의 일만이 남아 있을 뿐이다. AMD도 APU에서 쓰는 FM 소켓에서 원칩 구조를 도입, 하이퍼트랜스포트는 버리고 DMI와 유사한 UMI(United Media Interface)를 채용하여 CPU-사우스브리지를 연결하고 있다.
5 시리즈 칩셋에서는 DMI의 대역폭이 10Gbps(실효 대역폭: 1.0GB/s)로 좁아서 I/O 병목 이슈가 있었으나 6 시리즈 칩셋에서 두배인 20Gbps(실효 대역폭: 2.0GB/s)로 늘어나면서 상당히 완화된 상태다. 그리고 100 시리즈 칩셋에서는 최하위 칩셋만을 제외하고 DMI가 3.0으로 업그레이드되며 대역폭이 32Gbps(실효 대역폭: 3.9GB/s)로 늘어났다.
인텔의 경우 장기적으로 사우스브리지까지 CPU에 통합한다는 계획을 가지고 있으며, 실제 일부 모바일 플랫폼은 CPU와 칩셋이 한 패키지 안에 같이 있어서 DMI 연결도 내부적으로만 사용한다.
[image]
브로드웰 코어 i5 ULV와 코어 M의 패키지. 위에 있는 큰 다이가 14nm 공정으로 제조된 CPU와 메모리 컨트롤러, 아래의 다이가 22nm 공정으로 제조된 PCH이다.